Qu’est-ce qu’un GPU ? De la puce en silicium au moteur de calcul de l’IA

Le GPU est devenu l’un des composants les plus recherchés de l’industrie informatique. Les plus grands modèles d’intelligence artificielle peuvent mobiliser des milliers de GPU lors de leur entraînement ou de leur exploitation dans de grands datacenters. Cette demande a placé les fabricants de processeurs graphiques et toute la chaîne des semi-conducteurs au centre des investissements consacrés à l’IA.

Un GPU, pour Graphics Processing Unit, est un processeur conçu pour exécuter simultanément un très grand nombre d’opérations. Son architecture le distingue d’un CPU, plus polyvalent et adapté à des traitements où la rapidité d’exécution d’une tâche individuelle, les branchements et les opérations séquentielles jouent un rôle important.

Cette définition ne suffit toutefois plus à décrire les GPU utilisés pour l’intelligence artificielle. Derrière le mot « GPU » se trouve désormais un assemblage complexe de dies de silicium, de centaines de milliards de transistors, de mémoires à très haut débit et d’interconnexions intégrées dans un package dont la fabrication constitue elle-même un défi industriel.

Comprendre le GPU suppose donc de partir de sa matière, de regarder comment les calculs sont organisés à l’intérieur de la puce, puis d’examiner ce qui permet – ou empêche – d’exploiter toute sa puissance.

Qu’est-ce qu’un GPU et en quoi diffère-t-il d’un CPU ?

Les premiers GPU ont été développés pour accélérer les calculs nécessaires à l’affichage graphique. Produire une image 3D oblige à appliquer les mêmes familles d’opérations à un très grand nombre de sommets, de textures ou de pixels. Ce type de travail se prête particulièrement bien au traitement parallèle.

Au fil des générations, ces processeurs sont devenus programmables. Leur capacité à réaliser simultanément un grand nombre d’opérations similaires a alors trouvé des applications bien au-delà de l’image : simulation scientifique, calcul haute performance, traitement vidéo, ingénierie et surtout intelligence artificielle.

Le CPU, ou Central Processing Unit, reste pour sa part le processeur généraliste d’un système informatique. Il exécute le système d’exploitation et prend en charge des programmes comportant des opérations très différentes, des décisions conditionnelles et des séquences d’instructions difficiles à paralléliser.

La différence ne se résume donc pas au nombre de cœurs. Les architectures poursuivent des objectifs différents. Intel décrit le CPU comme particulièrement adapté aux traitements dans lesquels la performance d’un cœur et la latence comptent beaucoup, alors que le GPU privilégie un débit élevé pour les charges pouvant être réparties entre de nombreux traitements parallèles.

	CPU	GPU
Objectif architectural dominant	Faible latence et polyvalence	Débit de calcul parallèle élevé
Type de traitement privilégié	Séquentiel ou comportant de nombreux branchements	Grand nombre d’opérations similaires
Ressources de calcul	Nombre relativement limité de cœurs complexes	Nombre important d’unités de calcul parallèle
Mémoire	Hiérarchie de caches optimisée pour des usages variés	Architecture conçue pour alimenter de très nombreux calculs simultanés
Usages caractéristiques	Système d’exploitation, bases de données, applications généralistes	Graphisme, calcul scientifique, IA, simulation

CPU et GPU travaillent d’ailleurs souvent ensemble. Dans un serveur d’intelligence artificielle, le CPU peut préparer les tâches, gérer le système et orchestrer les entrées-sorties pendant que les GPU prennent en charge les calculs massivement parallèles.

Une autre distinction mérite d’être faite. Le GPU est le processeur lui-même ; la carte graphique est un ensemble matériel qui l’intègre. Elle peut comprendre sa mémoire, son alimentation, ses interfaces et son système de refroidissement.

Dans les datacenters, l’objet prend encore une autre forme. Les GPU destinés à l’IA sont couramment intégrés dans des modules accélérateurs, eux-mêmes installés dans des serveurs ou des architectures complètes à l’échelle d’un rack.

Du wafer de silicium au GPU : comment se construit un processeur graphique ?

À l’échelle matérielle, le point de départ reste le silicium. Celui-ci est transformé en monocristal puis découpé en fines tranches circulaires, appelées wafers, sur lesquelles seront fabriqués simultanément de nombreux circuits intégrés.

La fabrication d’un processeur comporte une succession très importante d’opérations. Des couches de matériaux sont déposées, gravées ou modifiées afin de former les transistors puis les interconnexions métalliques qui les relient. La lithographie permet de transférer des motifs extrêmement fins sur la surface du wafer.

Un GPU moderne rassemble ainsi un nombre considérable de transistors. Le GPU Rubin présenté par NVIDIA en 2026 atteint 336 milliards de transistors. Son architecture utilise deux dies de calcul réunis dans un même package. AMD annonce de son côté 320 milliards de transistors pour l’Instinct MI455X.

Le terme die désigne la portion de semi-conducteur contenant le circuit intégré après sa fabrication sur le wafer. Un wafer porte de nombreux dies. Après les opérations de fabrication et de test, il est découpé afin de séparer les circuits utilisables.

On parle également de « puce », mais ce mot est moins précis. Selon le contexte, il peut désigner le die lui-même ou l’ensemble conditionné dans son boîtier.

Les termes 5 nm, 3 nm ou 2 nm que l’on rencontre dans les fiches techniques désignent des nœuds de fabrication. Ils ne correspondent plus à une dimension physique unique du transistor. Intel rappelle que les appellations modernes des nœuds sont désormais davantage liées à une génération de procédé, associant densité, performances et efficacité énergétique, qu’à la mesure d’une caractéristique particulière en nanomètres.

Pourquoi utiliser plusieurs dies ?

Pendant longtemps, la méthode la plus intuitive consistait à regrouper toutes les fonctions d’un processeur sur un grand die monolithique. Cette approche rencontre progressivement des contraintes économiques et industrielles.

Un défaut apparu lors de la fabrication peut rendre inutilisable une partie du die. À densité de défauts identique, plus sa surface est importante, plus la probabilité qu’il contienne un défaut augmente. Diviser certaines fonctions entre plusieurs dies plus petits peut donc améliorer le rendement de fabrication, appelé yield : une proportion plus élevée des circuits fabriqués sur le wafer peut être utilisable.

AMD indique ainsi que la réduction de la surface individuelle des dies augmente statistiquement le nombre de circuits fonctionnels obtenus par wafer. Le fabricant souligne néanmoins que l’approche multi-die ajoute d’autres difficultés : assemblage, interconnexions et rendement final du package.

Le chiplet pousse cette logique plus loin. Au lieu de fabriquer toutes les fonctions selon le même procédé, certaines peuvent être réparties entre différents petits circuits spécialisés. Calcul, cache, entrées-sorties ou autres fonctions ne nécessitent pas nécessairement les mêmes transistors ni les mêmes compromis de fabrication.

L’architecture CDNA 5 d’AMD illustre cette évolution. Le MI455X répartit notamment le calcul entre huit chiplets dédiés, tandis que d’autres dies prennent en charge une partie des fonctions de cache, de mémoire et d’entrées-sorties.

Le packaging avancé relie les dies et la mémoire HBM

Tous ces éléments doivent ensuite être reliés avec une densité d’interconnexion très élevée. C’est le rôle du packaging avancé.

TSMC utilise notamment sa technologie CoWoS pour placer dans un même ensemble plusieurs circuits logiques et des piles de mémoire HBM. Selon les variantes, un interposeur en silicium ou des structures de redistribution assurent les connexions entre les composants. La fabrication du GPU moderne ne s’arrête donc plus à celle du transistor : l’assemblage du package devient une partie déterminante de ses performances.

Le parallélisme au cœur de l’architecture d’un GPU

Disposer de centaines de milliards de transistors n’explique pas à lui seul la capacité de calcul d’un GPU. Tout dépend de la manière dont ces transistors sont organisés et exploités.

Une partie importante de l’architecture est consacrée à la répétition d’unités capables d’exécuter de nombreuses opérations simultanément. Le problème confié au GPU est découpé en un nombre très important de tâches, ou threads, que le matériel répartit entre ses ressources de calcul.

Chez NVIDIA, ces ressources sont regroupées notamment au sein de Streaming Multiprocessors, ou SM. AMD utilise une organisation différente autour de ses Compute Units et Work Group Processors. Les appellations et certains principes de fonctionnement changent suivant les fabricants, mais l’objectif reste d’exploiter un parallélisme beaucoup plus large que celui d’un processeur généraliste.

Dans l’environnement CUDA de NVIDIA, les threads sont notamment regroupés par ensembles de 32 appelés warps. Le modèle d’exécution est qualifié de SIMT, pour Single Instruction, Multiple Threads. Plusieurs threads avancent sur le même code tout en conservant leur propre état.

Ce fonctionnement donne au GPU son efficacité lorsque de grandes quantités de données doivent subir les mêmes traitements. Chaque thread peut travailler sur une donnée différente tandis qu’un grand nombre d’autres threads exécutent simultanément des opérations comparables.

Cette organisation révèle aussi une limite.

Si les threads regroupés pour être exécutés ensemble rencontrent continuellement des conditions différentes et empruntent des chemins d’exécution distincts, une partie des ressources peut rester temporairement inactive. NVIDIA parle de divergence de branches lorsque les threads d’un même warp suivent des branches différentes. Le matériel doit alors gérer successivement les chemins concernés, ce qui réduit l’efficacité du parallélisme.

Un GPU n’est donc pas automatiquement plus rapide qu’un CPU. Un programme essentiellement séquentiel, constitué de nombreuses décisions dépendantes les unes des autres, exploite mal une architecture conçue pour maintenir un grand nombre d’opérations en vol.

À l’inverse, le calcul scientifique, le rendu d’images ou certaines opérations utilisées par les réseaux neuronaux offrent des volumes considérables de travaux pouvant être exécutés conjointement.

Cette différence permet aussi de comprendre pourquoi comparer un « cœur CPU » à un « cœur GPU » apporte peu d’informations. Ces unités n’ont ni le même degré de complexité ni la même fonction architecturale. Compter les cœurs sans tenir compte de leur organisation, des unités spécialisées et du système mémoire ne permet pas d’évaluer correctement les performances d’un GPU.

Matrices et calculs parallèles : pourquoi l’architecture GPU convient à l’IA

Les modèles d’intelligence artificielle utilisent intensivement des représentations numériques sous forme de vecteurs et de matrices. Les poids d’un réseau neuronal, les activations produites au cours du calcul ou les représentations intermédiaires sont stockés sous forme de grands ensembles de nombres.

Une opération élémentaire permet d’en saisir le principe :

a × b + c

Un processeur effectue une multiplication puis additionne le résultat. Cette opération de type multiply-accumulate, souvent abrégée MAC, intervient en très grand nombre dans les calculs matriciels.

Une seule opération n’a rien d’impressionnant. La situation change lorsqu’il faut multiplier de grandes matrices contenant des millions ou des milliards de valeurs et recommencer l’opération au travers des nombreuses couches d’un réseau.

Ces calculs présentent précisément une forme de parallélisme que le GPU sait exploiter. De nombreuses multiplications et additions concernant des valeurs différentes peuvent être lancées simultanément.

Les fabricants ont progressivement ajouté des unités matérielles spécialisées afin d’accélérer davantage ces opérations matricielles. NVIDIA utilise l’appellation Tensor Cores. Les GPU AMD Instinct disposent de Matrix Cores. Il s’agit de circuits conçus pour traiter efficacement des blocs de données et des formats numériques utilisés dans le calcul intensif et l’IA.

Le Rubin de NVIDIA comporte ainsi 896 Tensor Cores selon les caractéristiques publiées en 2026. AMD indique pour CDNA 5 des moteurs matriciels prenant notamment en charge différents formats numériques à faible précision destinés aux charges d’intelligence artificielle.

La présence de ces unités spécialisées ne garantit cependant pas qu’une application les exploite efficacement. Entre le modèle d’IA et le GPU intervient une couche logicielle composée notamment de pilotes, de compilateurs et de bibliothèques optimisées. CUDA et cuBLAS dans l’écosystème NVIDIA ou ROCm chez AMD permettent aux logiciels d’utiliser les ressources du GPU et de sélectionner des méthodes de calcul adaptées à son architecture. Les performances obtenues dépendent donc également de la manière dont le logiciel exploite le matériel.

Entraînement et inférence sollicitent différemment le GPU

Cette spécialisation matérielle concerne aussi bien l’entraînement que l’inférence, avec des profils de calcul qui ne sont pas identiques.

Pendant l’entraînement, le modèle ajuste ses paramètres à partir des données. Les opérations matricielles sont exécutées dans le sens de propagation du réseau puis lors du calcul des gradients nécessaires à la mise à jour des poids.

L’inférence intervient lorsque le modèle entraîné est utilisé pour produire un résultat. Dans le cas d’un grand modèle de langage, il s’agit par exemple de calculer progressivement les représentations permettant de générer les tokens de la réponse.

La capacité d’un GPU à effectuer énormément d’opérations en parallèle explique une partie de son intérêt pour ces deux phases. Mais elle n’est pas suffisante. Les unités de calcul doivent être alimentées en données, les valeurs numériques doivent être représentées avec une précision adaptée et les mouvements de mémoire doivent être suffisamment rapides.

C’est ici que la puissance théorique exprimée en FLOPS commence à montrer ses limites comme indicateur unique.

FLOPS, précision et bande passante : ce qui détermine réellement les performances

Les performances d’un GPU sont souvent présentées en FLOPS, pour floating-point operations per second. Cette unité mesure le nombre d’opérations en virgule flottante qu’un processeur peut théoriquement effectuer en une seconde.

Un téraFLOPS, ou TFLOPS, correspond à 10¹² opérations par seconde. Un pétaFLOPS, ou PFLOPS, correspond à 10¹⁵ opérations.

Dans les calculs GPU, une opération de type FMA (fused multiply-add) est très courante. Elle consiste à multiplier deux nombres puis à ajouter une troisième valeur, selon la forme a × b + c. Dans les mesures de performance, cette opération est généralement comptée comme deux opérations en virgule flottante : une multiplication et une addition. Cette convention intervient notamment dans le calcul des performances théoriques annoncées en TFLOPS ou en PFLOPS.

Un chiffre en FLOPS n’a pourtant de sens que si l’on sait quel type de données est utilisé et dans quelles conditions la valeur a été obtenue.

Moins de bits permettent davantage de calculs

Tous les nombres ne sont pas représentés avec la même précision.

Le FP32 utilise 32 bits pour représenter un nombre en virgule flottante. Le FP16 en utilise 16. D’autres formats, tels que BF16, FP8 ou différentes représentations sur 4 bits, répondent à des compromis différents entre précision, plage de valeurs, mémoire occupée et débit de calcul.

Pour certaines étapes d’un traitement scientifique, conserver une grande précision est indispensable. De nombreux calculs d’intelligence artificielle peuvent en revanche accepter une précision plus faible, éventuellement avec des techniques complémentaires permettant de préserver la qualité du résultat.

Réduire le nombre de bits présente plusieurs effets. Les données prennent moins de place, le trafic mémoire peut diminuer et les unités spécialisées peuvent traiter davantage de valeurs dans un temps donné.

Les chiffres du MI455X illustrent l’ampleur de l’écart. AMD annonce environ 5 PFLOPS de performance matricielle FP16 et jusqu’à 40,3 PFLOPS en MXFP4 dans les conditions définies par le fabricant. La différence ne signifie pas que le GPU change physiquement de puissance. Il peut effectuer davantage d’opérations lorsque les nombres à traiter occupent moins de bits et que son architecture dispose d’unités optimisées pour ce format.

NVIDIA annonce de son côté jusqu’à 50 PFLOPS en NVFP4 pour Rubin. Comparer directement cette valeur à celle d’un autre accélérateur demande toutefois de vérifier le format, le type d’opération, la sparsité éventuelle et la méthode de calcul utilisée par chaque constructeur.

Les FLOPS constituent donc une caractéristique utile. Ils ne représentent pas à eux seuls la vitesse qu’obtiendra une application réelle.

Le GPU doit recevoir les données assez vite

Une autre limite apparaît lorsque les unités de calcul attendent les données nécessaires à leurs opérations.

Un GPU moderne utilise plusieurs niveaux de mémoire et de cache. Les accélérateurs de datacenter font notamment appel à la HBM, ou High Bandwidth Memory, placée à proximité des dies de calcul et conçue pour fournir un débit très élevé.

Les générations 2026 donnent une idée de l’échelle atteinte. NVIDIA annonce pour Rubin jusqu’à 288 Go de HBM4 et 22 To/s de bande passante mémoire. Le MI455X d’AMD atteint 432 Go de HBM4 répartis sur douze piles, avec une bande passante maximale annoncée de 23,3 To/s.

De tels débits sont nécessaires parce que les unités du GPU consomment continuellement des données. Lorsqu’un calcul en exige beaucoup pour relativement peu d’opérations arithmétiques, la limitation peut venir de la mémoire plutôt que des unités de calcul.

On parle alors d’une charge memory-bound.

À l’inverse, lorsque le processeur passe essentiellement son temps à effectuer les opérations mathématiques et que le système mémoire réussit à l’alimenter correctement, la charge peut être compute-bound.

Cette distinction permet de comprendre un paradoxe apparent : deux programmes exécutés sur le même GPU peuvent être très éloignés de sa puissance théorique, sans que le matériel ait changé.

Un exemple permet de rendre cette différence plus concrète. Si une opération oblige le GPU à lire un volume important de données en mémoire pour effectuer relativement peu de calculs, augmenter le nombre d’unités arithmétiques apportera peu de gain tant que la mémoire ne fournit pas les données plus rapidement. Une multiplication de grandes matrices présente un profil différent : les données chargées peuvent être réutilisées pour effectuer un grand nombre d’opérations, ce qui permet de mieux exploiter les capacités de calcul du GPU.

Une notion utilisée en calcul haute performance permet d’aller plus loin : l’intensité arithmétique. Elle rapporte la quantité de calcul réalisée au volume de données qu’il faut transférer.

Un algorithme capable de réutiliser plusieurs fois les données déjà placées près des unités de calcul peut atteindre une forte intensité arithmétique. Un autre qui doit continuellement charger de nouvelles données depuis la mémoire risque de buter plus tôt sur la bande passante.

Cette contrainte prend une importance croissante avec l’IA. Augmenter le nombre d’unités de calcul sans augmenter suffisamment la capacité à transporter les données finit par laisser une partie du silicium inutilisée.

La performance d’un GPU résulte ainsi d’un équilibre entre l’architecture de calcul, le format numérique employé, le système mémoire, le logiciel et la nature exacte de la charge exécutée.

Du GPU au datacenter : la puce n’est plus qu’une partie du système

La course aux performances modifie progressivement l’échelle à laquelle il faut observer un GPU.

Pour un ordinateur personnel, il reste pertinent de regarder une carte graphique et ses caractéristiques. Dans un datacenter consacré à l’intelligence artificielle, l’unité de calcul pertinente devient de plus en plus souvent le serveur, le rack ou un ensemble de racks interconnectés.

Les accélérateurs doivent échanger des données entre eux. Ils doivent également communiquer avec les CPU, accéder à leurs mémoires et au stockage, recevoir une puissance électrique importante puis évacuer la chaleur produite.

Les architectures récentes illustrent cette évolution.

Le GPU Rubin de NVIDIA associe deux dies de calcul dans un même package. Il intègre 288 Go de HBM4 dans la configuration décrite par le fabricant et dispose d’une interface NVLink 6 destinée aux communications à très haut débit avec les autres GPU. NVIDIA raisonne parallèlement à l’échelle d’une plateforme rack complète réunissant de nombreux accélérateurs.

AMD suit une approche comparable avec son architecture Helios. Le MI455X est lui-même un assemblage de plusieurs dies et de douze piles de HBM4. Sa fiche technique prévoit des interfaces spécifiques pour les communications au sein d’un système comprenant de nombreux GPU et indique un refroidissement liquide direct.

Cette évolution fait apparaître des contraintes que la seule amélioration du transistor ne peut résoudre.

La première concerne le déplacement des données. Une mémoire locale extrêmement rapide ne suffit plus lorsqu’un calcul doit être distribué entre plusieurs GPU. Les interconnexions deviennent alors une composante directe de la performance.

La seconde est thermique. Les puissances électriques absorbées par les accélérateurs destinés à l’IA imposent de nouvelles méthodes d’évacuation de la chaleur. Le refroidissement liquide direct entre progressivement dans les architectures de datacenters conçues pour les GPU les plus denses.

À une échelle encore supérieure se pose la question des échanges entre équipements et entre racks. Les liaisons électriques en cuivre rencontrent des contraintes croissantes de portée, de débit et de consommation. Les composants optiques et la photonique sur silicium prennent alors une place nouvelle dans les infrastructures de calcul.

Le GPU moderne se trouve ainsi au croisement de plusieurs industries. Sa performance dépend de la fabrication des semi-conducteurs, du packaging avancé, des mémoires, des réseaux et de l’ingénierie thermique du datacenter.

Une caractéristique résume assez bien cette évolution : les fabricants ne présentent plus seulement une puce toujours plus rapide. Ils développent désormais des systèmes de calcul complets, dans lesquels la capacité à nourrir les GPU en données, à les faire communiquer et à évacuer leur chaleur devient aussi structurante que la puissance arithmétique du silicium.